• <rp id="93pgq"></rp>
    <em id="93pgq"><acronym id="93pgq"></acronym></em>
    <dd id="93pgq"></dd>
      <rp id="93pgq"><ruby id="93pgq"><input id="93pgq"></input></ruby></rp>
      <button id="93pgq"><object id="93pgq"><cite id="93pgq"></cite></object></button>
    1. Shenzhen Reecam Electronic Technology Co.,Ltd;
      CONTACT

      Contact infomation in English

      You can modify these words by yourself

      Details
      Home > Industry news > Details

      Time: 2019-08-23 View: 1918 Author:

      「現在,直接使用GD32V系列32位通用MCU以創意靈感擁抱RISC-V的開發世界!


      2019年8月22日,北京 — 業界領先的半導體供應商兆易創新GigaDevice(股票代碼 603986)宣布在行業內率先將開源指令集架構RISC-V引入通用微控制器領域,正式推出全球首個基于RISC-V內核的GD32V系列32位通用MCU產品,提供從芯片到程序代碼庫、開發套件、設計方案等完整工具鏈支持并持續打造RISC-V開發生態。


      作為GD32 MCU家族基于RISC-V內核的首個產品系列, 全新的GD32VF103系列RISC-V MCU面向主流型開發需求,以均衡的處理效能和系統資源為RISC-V進入市場主流應用提供了高性價比的創新之選。新品首批提供了14個型號,包括QFN36、LQFP48、LQFP64和LQFP100等4種封裝類型選擇,并完整保持了與現有產品在軟件開發和引腳封裝方面的兼容性。這種前所未有的創新性設計在GD32的Arm®內核產品與RISC-V內核產品之間搭建起快速通道,將跨越處理器內核的產品選型和設計切換變得靈活自如,從而更易于實現代碼移植并縮短開發周期。全面適用于工業控制、消費電子、新興IOT、邊緣計算、人工智能及垂直行業的深嵌入式市場應用。


      全面優化的RISC-V處理器內核


      GD32VF103系列MCU采用了全新的基于開源指令集架構RISC-V的Bumblebee處理器內核,是兆易創新(Gigadevice)攜手中國領先的RISC-V處理器內核IP和解決方案廠商芯來科技(Nuclei System Technology),面向物聯網及其它超低功耗場景應用自主聯合開發的一款商用RISC-V處理器內核。


      Bumblebee內核采用32位RISC-V開源指令集架構并支持定制化指令,更優化了中斷處理機制。不僅配備了64位寬的實時計時器、可以產生RISC-V標準定義的計時器中斷,還支持數十個外部中斷源,具有16個中斷級別和優先級,并支持中斷嵌套和快速向量中斷處理機制。低功耗管理可以支持兩級休眠模式。內核支持標準JTAG接口及RISC-V調試標準, 適用于硬件斷點和交互式調試。Bumblebee內核也支持RISC-V標準的編譯工具鏈,以及Linux/Windows圖形化集成開發環境。


      Bumblebee內核設計了二級變長流水線微架構,配備精簡的指令預取單元和動態分支預測器,并融入多種低功耗設計方法。能夠以二級流水線的代價,達到傳統架構三級流水線的性能和頻率,實現了業界一流的能效比與成本優勢。這使得GD32VF103系列MCU在最高主頻下的工作性能可達153 DMIPS,CoreMark®測試也取得了360分的優異表現,相比GD32 Cortex®-M3內核產品性能提升15%的同時,動態功耗降低了50%,待機功耗更降低了25%。


       GD32VF103系列RISC-V 內核32位通用MCU

      主流均衡的首發產品組合


      GD32VF103系列RISC-V MCU提供了108MHz的運算主頻,以及16KB到128KB的片上閃存和6KB到32KB的SRAM緩存,gFlash®專利技術支持內核訪問閃存高速零等待。Bumblebee內核還內置了單周期硬件乘法器、硬件除法器和加速單元應對高級運算和數據處理的挑戰。 


      芯片采用2.6V-3.6V供電,I/O口可承受5V電平。配備了1個支持三相PWM互補輸出和霍爾采集接口的16位高級定時器可用于矢量控制,還擁有多達4個16位通用定時器、2個16位基本定時器和2個多通道DMA控制器。全新設計的中斷控制器(ECLIC)提供了多達68個外部中斷并可嵌套16個可編程優先級,以增強高性能控制的實時性。


      為廣泛的主流應用配備的多種外設資源,包含多達3個USART、2個UART、3個SPI、2個I2C、2個I2S、2個CAN2.0B和1個USB 2.0 FS OTG,以及外部總線擴展控制器(EXMC)。其中,全新設計的I2C接口支持快速Plus (Fm+)模式, 頻率最高可達1 MHz (1Mbit/s),是以往速度的兩倍。SPI接口也已經支持四線制并新增多種傳輸模式,還可方便擴展Quad SPI NOR Flash實現高速訪問。內置的USB 2.0 FSOTG接口可提供Device、HOST、OTG等多種模式。外部總線擴展控制器(EXMC)更方便連接NOR Flash,SRAM等外部存儲器。

       

      新品集成了2個采樣率高達2.6M SPS的12位高速ADC,提供了多達16個可復用通道,并支持16-bit硬件過采樣濾波功能和分辨率可配置功能,還擁有2個12位DAC。多達80%的GPIO具有多種可選功能還支持端口重映射,持續以靈活豐富的連接性滿足主流開發應用需求。


        GD32VF103系列RISC-V內核通用32位MCU產品線


      芯來科技CEO胡振波表示:“兆易創新是中國集成電路產業的標桿,也是中國通用MCU供應商的龍頭。芯來科技目前已經具備領先的RISC-V處理器內核IP和工具鏈研發能力,并處于中國RISC-V嵌入式處理器研發與產業化的最前列。雙方的合作必將讓RISC-V落地生根,為中國通用MCU在AIoT時代帶來新突破、形成新格局,并與廣大用戶攜手共贏?!?/span>


      兆易創新執行副總裁、MCU事業部總經理鄧禹表示:“RISC-V體系已經在全球快速崛起,成為半導體產業及工業控制、物聯網、智能終端等應用領域的迅猛發展趨勢。兆易創新在行業內首家推出基于RISC-V架構的32位通用MCU產品并持續打造RISC-V開發生態,也將進一步滿足市場對于開放性架構的差異化需求并有利于發揮成本優勢,讓不斷豐富完善的GD32 MCU‘百貨商店’持續為用戶提供更多創新之選?!?/span>


      持續打造的RISC-V開發生態


      兆易創新一直在為GD32生態系統提供豐富和完善的支持,包括多種開發板和應用軟件在內的RISC-V開發生態也已準備就緒,GD32V系列產品的使用者可以利用全新的開發工具和程序代碼庫輕松實現設計構想。新增的開發工具包括GD32VF103V-EVAL全功能評估板以及GD32VF103R-START、GD32VF103C-START和GD32VF103T-START入門級學習板,可以分別對應四種不同封裝和管腳,方便用戶進行開發調試。另外還提供了GD32VF103-BLDC電機控制開發板、GD-LINK調試量產工具以及一系列來自合作伙伴的GD32 RISC-V終端設計方案。


      兆易創新還聯合芯來科技為GD32V系列MCU提供了免費集成開發環境Nuclei Studio。這個全新IDE基于開源的Eclipse架構,并集成了GCC、OpenOCD等RISC-V相關工具。用戶可以快速上手并方便的完成代碼編寫、交叉編譯、在線調試、程序燒寫等一系列開發流程。第三方合作伙伴也提供了更多IDE和工具選擇,包括Huawei IoT Studio、SEGGER J-Link V10及Embedded Studio等均已支持。嵌入式操作系統包括μC/OS II、FreeRTOS、RT-Thread、Huawei LiteOS等也已全面適配并可以直接連接至云。這些都極大程度的簡化了開發難度。 


      即刻開始的RISC-V開發體驗


      GD32V系列新品全部符合工業級高可靠性和溫度標準,并提供至少十年的持續供貨保證。芯片的靜電防護(ESD)防護水平在人體放電(HBM)模式可達5KV,器件放電模式(CDM)可達2KV,遠高于行業安全標準,從而適用于復雜環境并讓終端產品更可靠耐用。


      全新的GD32VF103系列RISC-V MCU現已即刻上市。樣片和開發工具都可以通過GD32技術網站(www.GD32MCU.com)獲取,各授權經銷商渠道及GD32天貓旗艦店(GD32.tmall.com)也已同步發售。

      Recommend
      • 2019-08-23
      • 2021-06-04
      SERVICE ONLINE
      HOTLINE
      • 0755-86242231
      一本久道视频无线视频_日本成熟AV免费_国内自拍亚洲视频_真正欧美AV片
    2. <rp id="93pgq"></rp>
      <em id="93pgq"><acronym id="93pgq"></acronym></em>
      <dd id="93pgq"></dd>
        <rp id="93pgq"><ruby id="93pgq"><input id="93pgq"></input></ruby></rp>
        <button id="93pgq"><object id="93pgq"><cite id="93pgq"></cite></object></button>